Présentation de l'architecture AMD Zen 6 et différences avec les générations précédentes
Un aperçu de la future architecture Zen 6 d'AMD, expliquant ses améliorations majeures et ses différences par rapport à Zen 4 et Zen 5.
Qu'est-ce qui change avec Zen 6 ?
L'architecture "Zen 6", qu'AMD dévoile progressivement depuis 2025, est prévue pour être déployée à la fois dans la gamme EPYC "Venice" dédiée aux serveurs et dans la prochaine génération de processeurs Ryzen pour ordinateurs de bureau et portables. En tant que premier produit HPC de l'industrie à utiliser le procédé de gravure en 2 nm (N2) de TSMC, un lancement courant 2026 est programmé.
Comprendre les différences avec Zen 4 et Zen 5
Zen 4 (2022) a apporté pour la première fois la prise en charge de la DDR5 et du PCIe 5.0, améliorant l'IPC (nombre d'instructions par cycle) d'environ 13 % par rapport à la génération précédente. Zen 5 (2024) a amélioré l'IPC de 16 % supplémentaires, a doublé la largeur d'exécution des instructions AVX-512 et a renforcé les performances sur les charges de travail liées à l'IA. Ce qui suscite le plus d'intérêt avec Zen 6, c'est un changement de philosophie de conception qui va au-delà de la simple amélioration des performances d'un processeur autonome.
Dans la baie de serveurs d'IA "Helios" présentée lors de l'événement "Advancing AI" en novembre 2025, l'ensemble de la baie – incluant les GPU, les cartes réseau et les processeurs EPYC Venice basés sur des cœurs Zen 6 – a été conçu comme une unité intégrée, atteignant jusqu'à 256 cœurs et une bande passante mémoire de 1,6 To/s. Cela a permis de démontrer une amélioration des performances allant jusqu'à 1,7 fois par rapport à la génération précédente.
L'IA et le calcul haute performance (HPC) guident les choix de conception
En termes simples, la philosophie de conception de Zen 6 marque une transition : on passe de "la recherche de performances brutes pour le CPU seul à l'optimisation globale du système". Dans les tâches d'inférence et d'entraînement d'IA, ce ne sont pas seulement les capacités de calcul du processeur qui créent des goulots d'étranglement, mais aussi la bande passante mémoire et la latence de transfert des données. Venice adopte une configuration conçue pour s'attaquer de front à ce problème, et l'Infinity Fabric (le système d'interconnexion de puces d'AMD) devrait également évoluer pour s'adapter à cette ère de l'IA.
À la fin de l'année 2025, aucune feuille de route détaillée n'avait encore été publiée concernant les processeurs Ryzen basés sur Zen 6 pour PC de bureau et portables. Toutefois, le renforcement des capacités d'IA pour les ordinateurs portables et de bureau par le biais de l'amélioration de l'NPU (unité de traitement neuronal) devrait rester un sujet central.
Situation concurrentielle face à Intel
Intel prépare également ses produits de nouvelle génération s'appuyant sur le procédé en 2 nm de TSMC, et la course à la miniaturisation entre AMD et Intel devrait s'intensifier de plus belle en 2026-2027. Zen 6 sera la génération test qui déterminera si AMD peut conserver son avance sur Intel selon trois critères clés : les performances brutes, l'efficacité énergétique et la prise en charge de l'IA. Bien qu'il faille attendre les annonces officielles pour connaître les configurations internes détaillées, la direction prise est clairement celle d'une refonte de l'architecture pensée pour l'ère de l'IA et du HPC.
[Documents de référence]
AMD "La future architecture 'Venice' intégrera le premier silicium N2 HPC au monde" (Avril 2025)
AMD "Advancing AI 2025 : Présentation des processeurs EPYC Venice et des baies Helios AI" (Novembre 2025)
Feuille de route officielle d'AMD https://www.amd.com/en/products/processors/server/epyc.html